

FPGA TEAM PROJECT

UART 통신 기반 다중 제어 시스템 설계

Verilog HDL을 활용한 센서(SR04/DHT11) 및 시계 모듈 통합

Author: 이상욱, 여인석, 엄태혁

Date: 2026-02-23

목차 (Table of Contents)

01

서론 (Introduction)

프로젝트 개요 및 사양

02

전체 시스템 구조

Top Block Diagram

03

인터페이스 매핑 (Command Map)

스위치/버튼 동작 정의 및 시나리오

04

세부 모듈 설계

모듈별 역할, FSM, 시뮬레이션 및 검증

05

최종 시뮬레이션 및 검증

시뮬레이션 파형 및 타이밍 다이어그램

06

구현 분석 리포트

Power / Timing / Utilization 분석

07

결론 (Conclusion)

Trouble Shooting 및 향후 개선 계획

1. 서론 (Introduction)

개발 환경

- **OS:** Windows 11
- **Tools:** Vivado 2024.2 PC Serial Program
- **Language:** Verilog-HDL(2001)

제약 조건 (Constraints)

- CDC(Clock Domain Crossing) 환경
- 리소스 및 전력 소모(Power target) 최소화
- 신뢰성 확보: 외부 센서 노이즈나 UART 통신 오류 발생 시에도 시스템이 비정상 동작하지 않도록 예외 처리 및 강인성 (Robustness) 확보.

구현 기능 요약


UART 통신 및 제어

9600bps 직렬 통신 모듈 설계, ASCII 디코딩을 통한 가상 버튼/스위치 제어 지원.

센서 및 시계 통합

HC-SR04 초음파, DHT11 온습도 센서 측정 및 디지털 시계/스톱워치 FND 출력 통합.

2. 전체 시스템 구조



3. 인터페이스 매핑: 스위치 제어

보드의 물리적 스위치 설정에 따른 동작 모드와, 이를 원격으로 반전(Toggle)시키는 UART 명령어입니다.

스위치 (Board)	기능 정의 (Function)	상태 0 (OFF)	상태 1 (ON)	UART 가상 토글
SW0	Watch Mode	스톱워치 (Stopwatch)	시계 (Digital Clock)	0 또는 1
SW1	Watch Display	초:0.01초 (Sec:Cs)	시:분 (Hour:Min)	2 또는 3
SW2	Display Group	시계/스톱워치 화면	센서 데이터 화면	4 또는 5
SW3	Sensor Select	초음파 센서 (SR04)	온습도 센서 (DHT11)	6
ALL	시스템 제어	모든 스위치 가상 토글 초기화 (해제)	x, X	

종속성 참고: SW2가 0일 때: SW3 상태가 무시됩니다 (시계 화면 출력 우선). **SW2가 1일 때만: SW3로** 센서 종류를 선택할 수 있습니다.

3. 인터페이스 매핑: 버튼 제어

물리 버튼과 UART 가상 버튼은 **OR 조건**으로 동일하게 동작하며, 현재 설정된 모드에 따라 역할이 완전히 달라집니다.

버튼 (Board)	UART 명령	공통 기능	시계 모드 (Clock)	스톱워치 모드 (Stopwatch)	센서 모드 (SW2=1)
Center	c, C	실행/선택	시간 설정 모드 진입/해제	시작/정지 (Start/Stop)	센서 측정 시작 (Trigger)
Up	u, U	증가	시간/분 증가	랩타임/리셋 (Lap/Reset)	(기능 없음)
Down	d, D	감소	시간/분 감소	(기능 없음)	(기능 없음)
Left	l, L	좌이동	자릿수 변경 (시←→분)	lap time 리스트 확인(L)	(기능 없음)
Right	r, R	우이동	자릿수 변경 (시←→분)	lap time 리스트 확인(R)	(기능 없음)

UART 개요

UART

Universal Asynchronous Receiver/Transmitter

■ 비동기식 Baud rate 기반 직렬 통신

■ 장점: 적은 자원 소모 / 단순함

단점: 느린 속도 / 에러 복원 불가

■ 데이터 프레임은 **Start, Data, Stop** 으로 구성

* Start bit를 Falling edge로 정의하는 것은

노이즈 내성을 위한 설계 선택


■ Rx는 노이즈 내성 + 동기화 신뢰성 확보를 위해

1) 통신속도 x16의 오버샘플링 틱 사용

2) 비트 별 중앙에서 1회 샘플링

** t-Domain 중앙에서 좌-우 타이밍 마진 최대

또한 Edge 구간 메타 상태로부터 안정성 확보




FIFO 개요


FIFO

First-In First-Out Data Buffer


- 입력 순서를 보존하는 데이터 버퍼
- RAM과 Read/Write 포인터로 구성되는 원형버퍼 구조
 - * 입력 시 : Write 포인터 증가 / 출력 시 : Read 포인터 증가
- 두 포인터의 상대적 위치를 통해 Full or Empty 판별
- Full 및 Empty 상태 플래그를 통해 데이터 입출력 제어
- 모듈 간 타이밍 의존성을 분리하는 역할 수행
 - 동기식 / 비동기식 FIFO로 구분




(a). initial (empty)




(b). after a write




(c). 3 more writes




(d). after a read




(e). 4 more writes




(f). 1 more write (full)



(g). 2 reads




(h). 5 more reads



(i). 1 more read (empty)

조직도



4-1. Baud Rate Gen


■ baud_rate_gen

baud_rate_gen 모듈을 구현한 RTL 블록

■ UART 통신에 필요한 Tick을 생성

■ Baud rate (9600bps)의 16배수 틱(oTick16x)을 생성

■ simulation



4-2. Uart_Rx

Uart_Rx

PC to BASYS data receiver

IDLE : Rx Data의 falling edge를 감지


START : $\frac{1}{2}$ baud rate간 low level 감지

DATA : Baud rate마다 1 bit 를 저장하여 병렬화

STOP : 마지막 Stop bit = 1 확인 시 Done 신호 생성

Done 신호 발생 시 FIFO Register로 데이터 전송

Done 신호 없을 시 수신데이터 무시



4-3. Rx_FIFO


Rx_FIFO

Received Data Processing Time Synchronizer

- Write / Read 포인터로 데이터 입출력 관리
- **PUSH** : UART_Rx의 Done 확인 시 입력

- **POP** : ASCII Decoder의 Ready 확인 시 출력

Rx_FIFO



4-4. Tx_FIFO


Tx_FIFO

Transmission Data Processing Time Synchronizer

- Write / Read 포인터로 데이터 입출력 관리
- **POP** : UART_Tx의 Done 신호 확인 시 출력

- **PUSH** : Sender의 Ready 확인 시 입력

Tx_FIFO



4-5. Uart_Tx

Uart_Tx


BASYS to PC data Transmit

IDLE : Tx FIFO의 POP State를 valid 신호로 인식


START : 1 Baud rate 간 Tx 라인을 Low로 구동 → 대국 측 **Start Bit** 전송

DATA : 전송 데이터를 Uart_Tx 내부 Register에 캡처한 후
Baud rate 주기로 1 비트씩 전송

STOP : 8 bit 전송 완료 → Tx 라인 High 구동 → 대국 측 **Stop Bit** 전송
IDLE 상태 복귀 및 Tx_Done = 1




전체 데이터 흐름도



Simulation: Receive Line

Waveform Analysis



- 검증 포인트 RESET**
- 1) UART : 싱크로나이저의 RX 동기화 시작 / OK sig = 0
 - 2) FIFO : 레지스터 & 포인터의 초기화 / EMPTY sig = 1

Simulation: Receive Line

Waveform Analysis




검증 포인트 START BIT 1) UART : 싱크로나이저 clk 지연 → OK sig = 1 → FSM 상태 천이(IDLE → START)

2) FIFO : 상태 유지

Simulation: Receive Line

Waveform Analysis




검증 포인트 DATA STATE 1) UART : STOP BIT → Valid 생성 및 데이터 출력 ('30') 흐름 확인 → STATE 순환 확인

2) FIFO : UART_Valid → FIFO_PUSH → 데이터 저장 ('30') 흐름 확인

데이터 Mem 저장 → **EMPTY = 0 / POP = 1 / Write Pointer ++**

저장 데이터 POP_Data로 출력 → **EMPTY = 1 / POP = 0 / Read Pointer ++**


Waveform Analysis



1) FIFO DEPTH 초과 이후 Pointer 각각 Overflow = 0 (원형 구조) / Write Pointer = 0 위치부터 다시 Writing 시작

Simulation: Receive Line


Waveform Analysis



- 검증 포인트 ERROR**
- 1) **Rx = 0**으로 지속될 경우 최초 1회 OK_sig 생성, 이후 OK_sig 미생성으로 **UART STATE가 천이하지 않음**을 확인
 - 2) FIFO는 STOP bit 확인 불가 → Valid = 0 → **FIFO PUSH 이벤트 없음**
 - 3) 이후 **Rx = 1**로 정상 복귀한 뒤, Start bit 주입 시 **FSM 정상동작** 재개 (folding edge detector)

Simulation: Transmission Line


Waveform Analysis



- 검증 포인트 FIFO Input**
- 1) Data를 주입하여 Data 가 잘 저장되는지 확인
 - 2) FIFO DEPTH를 초과하는 Data 주입 시 Full = 1, ignore 확인
 - 3) Write Pointer 증가 확인

Simulation: Transmission Line

Waveform Analysis



- 검증 포인트 UART Output**
- 1) Valid를 주입하여 Data 가 잘 출력되는지 확인
 - 2) Data 소진 시 Empty = 1, output = 1 확인
 - 3) Read Pointer 감소 확인


4-6. Uart_ascii_decoder

Block Diagram

uart_ascii_decoder


UART ASCII Command Parser

- UART 모듈을 통해 PC에서 수신된 ASCII 문자를 FPGA 내부 제어 신호로 파싱(Parsing)합니다.
- **가상 버튼 매핑:** 입력된 문자를 Center, Up, Down, Left, Right 버튼 펄스로 변환합니다.
- **스위치 토글 매핑:** 입력된 문자 및 (초기화) 문자를 가상 토글 스위치 제어 신호로 변환합니다.
- **리포트 요청 매핑:** (Watch), (SR04), (Temp), (Hum) 문자를 각 모듈의 데이터 송신 요청 트리거로 매핑합니다.
- 디버깅을 위한 수신 데이터 통과(Loopback Data Pass-through) 기능도 담당합니다.



Simulation: Ascii-Decoder

Waveform Analysis



검증 포인트: RxData에 맞게 버튼과 토글 스위치의 신호로 잘 decoding 되는지 확인.(c,u,d,l,r,1,3,5,6,w,s,t,h,x)


4-7. Control_Unit

control_unit

Central Control & Input Policy Manager

- 물리적 버튼 입력과 UART 명령어(가상 버튼)를 병합 (Merge)합니다.
- 시스템 모드 (Watch Mode vs Sensor Mode)를 관리합니다.
- 디스플레이 포맷 및 활성 센서 선택을 위한 토글 스위치 상태를 처리합니다.
- 유효한 제어 신호를 Watch 모듈, 센서 컨트롤러, UART 리포터로 각각 정확히 라우팅(Routing)합니다.
- 디스플레이 출력 브리징(Bridging)을 위한 우선순위 로직을 구현했습니다.

Block Diagram



Simulation: Control_Unit

Waveform Analysis



검증 포인트: FPGA에서 들어오는 물리 버튼과 Ascii decoder에서 들어오는 uart 신호들을 받아 시계, 센서 두 종에게 알맞은 신호를 전달하는지 확인.


4-8. Uart_ascii_sender

Block Diagram

uart_ascii_sender

UART ASCII Response Generator & Multiplexer

- FPGA 내부 시스템 상태 및 센서 측정값을 PC 터미널에서 읽기 쉬운 ASCII 문자열로 변환(직렬화)합니다.
- **지원 포맷:** Loopback, Watch Time ("WATCH HH:MM:SS"), SR04 Distance ("SR04 xxx cm"), DHT11 Data ("TEMP xx C", "HUM xx %")
- 여러 모듈에서 동시에 데이터 전송 요청이 들어올 경우 충돌을 막기 위해 **FSM Logic** 포함.
- 내부 함수를 통해 바이너리/BCD 값을 ASCII 문자로 변환합니다.



4-8. Uart_ascii_sender

FSM State Description

ST_IDLE


외부 리포트 요청 신호나 Loopback 데이터가 들어올 때까지 대기.

ST_LOAD_DATA


선택된 활성 소스(Watch, SR04 등)의 포맷에 맞추어 다음 전송할 1바이트의 ASCII 문자를 준비.

ST_ASSERT

TX FIFO 모듈이 가득 차지 않은 상태(Backpressure 미발생) 일 때, 준비된 데이터를 Tx 버퍼로 밀어넣고(Push Valid) 다음 문자로 인덱스를 넘김.



Waveform Analysis



검증 포인트: control_unit에서 들어오는 request 신호들을 받아 uart로 전송할 문자들을 FIFO buffer에 알맞게 전송되는지 확인.


4-9. STOPWATCH

stopwatch

Stopwatch Logic Core with Memory Interface

- 0.01초단위의 정밀한 시간 계측을 수행하는 스톱워치입니다.
- Run/Stop 및 Clear 제어 신호를 통해 카운터 동작을 제어하고 상태를 초기화합니다.
- 계측 중지 시점의 시간(Lap Record)을 최대 30개까지 내부 메모리에 저장합니다.
- Next/Prev 신호를 통해 메모리에 저장된 기록들을 순차적으로 탐색하여 출력합니다.

Block Diagram



4-9. STOPWATCH

FSM State Description

IDLE

초기 대기 상태 모든 시간 카운터가 0으로 고정되며, 시작(iRunStop) 신호가 인가될 때까지 대기.

RUN


실시간 시간 계측 상태 0.01초 단위로 시간을 카운트

STOP

계측 일시 정지

CLEAR

순차적으로 초기화 후 복귀




4-10. WATCH

watch

Digital Clock Timekeeping Core

- **iTick** 신호에 기반하여 현재 시간을 계측합니다.
- **RUN** 모드에서 실시간으로 시간을 카운트합니다.
- **EDIT** 모드를 지원하여 방향 버튼(**Left/Right**)으로 수정할 시간을 탐색하고 선택합니다.
- 증감 버튼(**Inc/Dec**)을 입력하여 선택된 필드의 시간 값을 직접 변경하고 설정할 수 있습니다.

Block Diagram



4-10. WATCH

FSM State Description

RUN

실시간 시간 계측 기본 상태 iTick신호에 맞춰 시간을 카운트

EDIT_SEC


'초 단위 수정 상태 증감 버튼으로 초를 변경

EDIT_MIN

분 단위 수정 상태 증감 버튼을 통해 분 값을 직접 변경하며, 0~59 범위 내에서 순환되도록 처리

EDIT_HOUR


'시 단위 수정 상태 증감 버튼을 통해 시 값을 직접 변경 1~12 범위 내에서 12시간제로 순환되도록 처리.



Simulation: STOPWATCH, WATCH

Waveform Analysis

Name	Value
iClk	1
iRst	0
iSw0	0
iSw1	0
stopwatch	
iTick100Hz	0
rCurState[1:0]	0
btn_stopwat	
run/stop	1
clear	0
rCentisec[6:0]	0




검증 포인트: run/stop : btnC

clear : btnU , stopwatch run

Simulation: STOPWATCH, WATCH


Waveform Analysis



검증 포인트: stop

Simulation: STOPWATCH, WATCH


Waveform Analysis



검증 포인트: clear

Simulation: STOPWATCH, WATCH


Waveform Analysis



검증 포인트: watch 항시 run

Simulation: STOPWATCH, WATCH

Waveform Analysis



검증 포인트: edit : btnC, down : btnD, up : btnU

edit_left : btnL, edit_right : btnR


4-11. SR04

sr04_controller

HC-SR04 Ultrasonic Distance Sensor Interface

- HC-SR04 초음파 센서를 제어하여 거리 측정을 수행합니다.
- 센서 구동을 위한 10us Trigger 펄스를 생성합니다.
- 반사되어 돌아오는 Echo 펄스가 High를 유지하는 시간을 1us 단위로 측정합니다.
- 측정된 시간 값을 공식에 맞춰 변환하여 출력합니다.

Block Diagram



4-11. SR04


Working Voltage	DC 5 V
Working Current	15mA
Working Frequency	40Hz
Max Range	4m
Min Range	2cm
Measuring Angle	15 degree
Trigger Input Signal	10uS TTL pulse
Echo Output Signal	Input TTL lever signal and the range in proportion
Dimension	45*20*15mm

1.58us = 1cm



2.400cm = >최 대 23200us
필요

3.측정각도 : 15도

4.TRIG high 최소 10us



4-11. SR04



4-11. SR04

FSM State Description

IDLE

Start(Trigger) 신호가 인가될 때까지 대기.

START

10us 폭의 Trigger 펄스를 생성하여 센서로 전송.

WAIT_ECHO


Trigger 종료 후 Echo 신호의 Rising Edge가 들어오길 대기. Timeout 로직 포함.

MEASURE


Echo가 High를 유지하는 동안 1us 틱을 카운트하여 거리 연산. Timeout 로직 포함.

DONE

측정 결과를 검증하고, 유효한 경우 최종 거리 레지스터 업데이트 및 Valid 플래그 설정.




4-11. SR04 controller



Simulation: SR04 controller


Waveform Analysis



검증 포인트: 1us 마다 틱 생성성 ,10cm 측정

Simulation: SR04 controller

Waveform Analysis




검증 포인트: istart 후 다음스테이트 진입

아웃풋트리거 10ns 후 발생

Simulation: SR04 controller


Waveform Analysis



검증 포인트: Trig신호 데이터시트상 최소 10us이상 highpulse 필요

Simulation: SR04 controller


Waveform Analysis



검증 포인트: 11tick 이후 다음 state

Simulation: SR04 controller


Waveform Analysis



검증 포인트: 2-stage Synchronizer

Simulation: SR04 controller


Waveform Analysis



검증 포인트: 58us = rDist 1

Simulation: SR04 controller


Waveform Analysis



검증 포인트: 10cm 측정

Simulation: SR04 controller

Waveform Analysis




검증 포인트: state4 : DONE

Valid high

DONE: rNxtState = IDLE;

Simulation: SR04 controller edge case

Waveform Analysis



검증 포인트: iEcho 5ns

Simulation: SR04 controller edge case


Waveform Analysis



검증 포인트: iEcho 10ns

Simulation: SR04 controller edge case


Waveform Analysis



검증 포인트: iEcho 15ns

Simulation: SR04 controller edge case


Waveform Analysis



검증 포인트: short distance

Simulation: SR04 controller edge case

Waveform Analysis



검증 포인트: WAIT_ECHO timeout => IDLE , long distance


4-12. DHT11

| dht11_controller

DHT11 Temperature & Humidity Sensor Interface

- 단일 와이어(Single-wire) 통신 프로토콜을 완벽히 구현.
- 센서 구동을 위한 Start 신호(18ms Low, 30us High) 생성.
- 40비트 데이터(습도 정수/소수, 온도 정수/소수, 체크섬)를 캡처.
- 체크섬 연산을 통해 데이터 무결성(Integrity) 검증 후, 출력.

| Block Diagram




4-12. DHT11

DHT11 Technical Specifications

Parameter	Humidity	Temperature	Conditions
Measurement Range	20 ~ 90 %RH	0 ~ 50 ° C	Humidity at 25 ° C
Accuracy	± 4 %RH (Typ) ± 5 %RH (Max)	± 1 ° C (Typ) ± 2 ° C (Max)	Max err at 0~50 ° C
Resolution	1 %RH (8 Bit)	1 ° C (8 Bit)	Digital output size
Response Time	6 ~ 15 sec	6 ~ 30 sec	Time to reach 1/e (63%)
Repeatability	± 1 %RH	± 1 ° C	Continuous measurement
Package	-	-	4 Pin Single Row

4-12. DHT11

```
parameter integer BIT_HIGH_THRESHOLD_US = 40
// DHT11 bit-high threshold:
// 0 -> ~26-28us high, 1 -> ~70us high
assign wBitValue = (rHighUsCnt >= BIT_HIGH_THRESHOLD_US);
```



4-12. DHT11

FSM State Description

IDLE

Start 커맨드 대기 상태.

START_LOW

라인을 18ms 이상 Low로 구동하여 센서 깨움.

START_HIGH

라인을 해제(High)하고 30us 대기.

WAIT_LOW / WAIT_HIGH

센서의 응답(ACK) 신호 대기.

LOW_BIT


데이터 전송 전 50us Low Sync 구간 대기.

HIGH_BIT


High 펄스의 폭을 측정하여 비트 값 결정 (0: 26~28us, 1: 70us).

DONE

체크섬 검증 및 출력 레지스터 업데이트.




4-12. DHT11 ASM



Simulation: dht11 controller IDLE

Waveform Analysis




검증 포인트: 스테이트0: IDLE, 스테이트1: START_LOW, 스테이트2: START_HIGH, 스테이트3: WAIT_LOW

스테이트4: WAIT_HIGH, 스테이트5: LOW_BIT, 스테이트6: HIGH_BIT, 스테이트7: DONE

Simulation: dht11 controller START_LOW


Waveform Analysis



검증 포인트: 센스응답시간 최소 18ms => 19ms(19,000us)

Simulation: dht11 controller START_LOW

Waveform Analysis



검증 포인트: 19(19000us)ms

Simulation: dht11 controller START_HIGH

Waveform Analysis




검증 포인트: rStepUsCnt >= 30us이상 state 탈출, WAIT_LOW, DataSync2 Low일때 다음스테이트

데이터시트 20us~40us

Simulation: dht11 controller WAIT_HIGH


Waveform Analysis



검증 포인트: DataSync2 => Low, Fleg => High nextstate

Simulation: dht11 controller LOW,HIGH_BIT


Waveform Analysis



검증 포인트: 스테이트5(LOW_BIT) cnt 50us => nextstate = 6(HIGH_BIT)

Simulation: dht11 controller LOW,HIGH_BIT


Waveform Analysis



검증 포인트: HIGH_BIT < 40, 0 판정

Simulation: dht11 controller LOW,HIGH_BIT


Waveform Analysis



검증 포인트: HIGH_BIT >= 40 , 1 판정


Simulation: dht11 controller LOW,HIGH_BIT

Waveform Analysis



검증 포인트: wBitvalue 1이 반영되는 시점

Waveform Analysis




온도 정수 바이너리 : 0001 0111, 온도소수: 0000 0000 ,체크섬: 0100 0011 ,0~39번까지 40비트

2,4,5
19,21,22,23
33,38,39번에 1

Simulation: dht11 controller LOW,HIGH_BIT

Waveform Analysis



검증 포인트: tb 습도: 44%, 온도: 23도


습도 정수 바이너리 : 0010 1100, 습도소수: 0000 0000

온도 정수 바이너리 : 0001 0111, 온도소수: 0000 0000 ,체크섬: 0100 0011 ,0~39번까지 40비트

2,4,5
19,21,22,23
33,38,39번에 1

Simulation: dht11 controller LOW,HIGH_BIT

Waveform Analysis



검증 포인트: tb 습도: 44%, 온도: 23도


습도 정수 바이너리 : 0010 1100, 습도소수: 0000 0000

온도 정수 바이너리 : 0001 0111, 온도소수: 0000 0000 ,체크섬: 0100 0011 ,0~39번까지 40비트

2,4,5
19,21,22,23
33,38,39번에 1

Simulation: dht11 controller DONE


Waveform Analysis



검증 포인트: cchecksum 일치확인

Simulation: dht11 controller edge case

Waveform Analysis




검증 포인트: checksum 불일치, Valid =0

5. 최종 시뮬레이션 : Top 모듈 검증


주요 검증 시나리오 (Verification Points)

- **Case 1-2:** 물리 Center 버튼 기반 스톱워치 Run/Stop 및 U/D/L/R 기반 시계 Edit 로직 흐름 검증.
- **Case 3-4:** UART 가상 토글(0/3/5/6/x) 제어 정책 검증 및 "WATCH" 리포트 문자열 패킷 전송 무결성 확인.
- **Case 5-6:** SR04/DHT11 센서 Select → Trigger → Report Data 연계 경로 검증.



최종 시뮬레이션 : Top 모듈 검증 : Case1


Waveform Analysis



검증 포인트: 물리 버튼에 따라 실제 시간에서의 stopwatch가 잘 동작하는지 검증.

최종 시뮬레이션 : Top 모듈 검증 : Case2


Waveform Analysis



검증 포인트: 물리 버튼(C/L/U/R/D/C)에 따라 watch의 시간 값이 수정되는지 확인

최종 시뮬레이션 : Top 모듈 검증 : Case3


Waveform Analysis



검증 포인트: uart 입력(x,5,6,6,0,3,x)에 따라 toggle switch가 잘 동작하는지 확인

최종 시뮬레이션 : Top 모듈 검증 : Case4


Waveform Analysis



검증 포인트: uart “w” 입력했을 때 시간 정보가 sender를 통해 tx로 잘 전달 되는지 확인

최종 시뮬레이션 : Top 모듈 검증 : Case4

Waveform Analysis



검증 포인트: w입력시 oReqWatchRpt가 1-clk high가 되고 Sender에서 정보를 준비해 Fifo buffer에 정보를 전송하는 동작 확인.

6. 최종 시뮬레이션 : Top 모듈 검증 : Case5


Waveform Analysis



검증 포인트: Top module view에서 SR04 센서 동작 확인하여 uart로 거리가 잘 전송되는지 확인.

6. 최종 시뮬레이션 : Top 모듈 검증 : Case5


Waveform Analysis



검증 포인트: SR04의 거리 측정 State. 입력한 거리가 잘 측정됨을 확인.

최종 시뮬레이션 : Top 모듈 검증 : Case5


Waveform Analysis



검증 포인트: Top module view에서 SR04 거리 정보가 Sender에서 준비되어 Fifo buffer에 정보를 전송.

최종 시뮬레이션 : Top 모듈 검증 : Case6


Waveform Analysis



검증 포인트: Top module view에서 DHT11 센서 동작 확인 및 전송 확인.

최종 시뮬레이션 : Top 모듈 검증 : Case6


Waveform Analysis



검증 포인트: Top module view에서 DHT11 센서를 동작 시킨다.

최종 시뮬레이션 : Top 모듈 검증 : Case6


Waveform Analysis



검증 포인트: uart로 H 전송시 습도값이 전송됨을 확인한다.

최종 시뮬레이션 : Top 모듈 검증 : Case6

Waveform Analysis



검증 포인트: uart로 T 전송시 온도값이 전송됨을 확인한다.


6. 구현 분석 리포트

Power Report

Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.


Total On-Chip Power: 0.1 W
Design Power Budget: Not Specified
Power Budget Margin: N/A
Junction Temperature: 25.5°C
Thermal Margin: 59.5°C (11.8 W)
Effective θ_{JA} : 5.0°C/W
Power supplied to off-chip devices: 0 W
Confidence level: Low

[Launch Power Constraint Advisor](#) to find and fix invalid switching activity



Utilization Report

Resource	Utilization	Available	Utilization %
LUT	1064	20800	5.12
LUTRAM	52	9600	0.54
FF	885	41600	2.13
IO	28	106	26.42



6. 구현 분석 리포트

Timing Report

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): 1.668 ns	Worst Hold Slack (WHS): 0.049 ns	Worst Pulse Width Slack (WPWS): 3.750 ns
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): 0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: 0
Total Number of Endpoints: 1902	Total Number of Endpoints: 1902	Total Number of Endpoints: 938

All user specified timing constraints are met.

7. Trouble Shooting

문제 현상 / 원인

[문제 인지] 정상적인 환경의 로직 버그는 수정했으나, 만약 실제 센서의 케이블 단선이나 측정 범위 이탈로 응답(Echo)이 아예 오지 않을 경우 FSM이 무한 대기 상태에 빠질 수 있는 치명적 시스템 취약점 발견.


[원인 분석] 외부 I/O 하드웨어 모듈의 응답을 100% 신뢰하도록 설계된 기본 FSM 구조의 한계점 확인.

조치 사항 / 해결

방어적 설계 (Defensive Design) 적용

응답 대기 상태 구간에 하드웨어적 **Timeout 카운터**를 삽입. 설정된 임계 시간(예: 30ms) 초과 시 FSM을 강제로 상태로 복구시키는 예외 처리 메커니즘을 추가하여 전체 FPGA 시스템 정지 방지.

TimeOut Fsm 예시



7. 결론 (Conclusion)

핵심 결론 및 고찰

- **통신/제어 시스템 통합:** UART 직렬 통신 모듈 설계하고, Fifo 버퍼 제어, 센서 FSM(SR04/DHT11) 구현, 그리고 FND 디스플레이까지 전체 시스템을 유기적으로 연동하는 아키텍처 설계를 성공적으로 완료했습니다.
- **하드웨어 방어적 설계 체감:** 이중 클럭 간 동기화(CDC), 외부 센서 오류에 대비한 Timeout 로직 등 하드웨어 특유의 예외 처리와 타이밍 마진의 중요성을 깊이 이해하게 되었습니다.

향후 계획 및 로드맵

- **에러 검출 로직 고도화:** Parity Bit 연산 검증 및 Framing / Overrun Error 검출 하드웨어 로직을 추가하여 산업 현장 수준의 통신 신뢰성 확보를 목표로 합니다.
- **가변 통신 속도 도입:** 정적(Static) 파라미터 방식이 아닌, 런타임(Runtime)에 스위치 입력을 통해 Baud Rate를 동적으로 변경하는 확장 기능을 추가할 계획입니다.
- **패킷 기반 프로토콜 적용:** 단순 ASCII 디코딩을 넘어, 다중 센서 데이터를 더 효율적으로 관리하기 위해 Header와 Payload가 포함된 규격화된 패킷(Packet) 통신 규약을 적용할 것입니다.

Q & A

경청해 주셔서 감사합니다.